Вопросы радиоэлектроники. 2017; : 83-89
СИНТЕЗАТОР СИНХРОСИГНАЛОВ НА ОСНОВЕ DLL С ДРОБНЫМ КОЭФФИЦИЕНТОМ УМНОЖЕНИЯ ЧАСТОТЫ ДЛЯ МИКРОПРОЦЕССОРОВ СЕМЕЙСТВА ≪ЭЛЬБРУС≫
Аннотация
Рассматриваются принципы построения и особенности проектирования синтезатора синхросигналов, основанного на управляемой линии задержки (DLL), который позволяет под управлением ОС выполнять «на лету» изменение частот синхронизации узлов микропроцессора без прерывания вычислительного процесса. Синтезатор разработан по технологическим нормам 28 нм для микропроцессоров семейства «Эльбрус» и позволяет из одного опорного высокочастотного сигнала синтезировать до четырех рабочих синхросигналов с дробными значениями коэффициентов умножения в диапазоне от 1/2 до 2.
Список литературы
1. Chandracasan A., Bowhill W. J., Fox F. Design of high-performance microprocessor circuits. NY: The Institute of Electrical and Electronics Engineers, 2001.
2. Barrett C. Fractional/Integer-N PLL basics. Texas Instruments, Aug. 1999.
3. Старилов М. В. Цифровой генератор тактовых частот с ФАПЧ для применения в составе Сн К. М.: Техносфера, Международный форум «Микроэлектроника‑2016», 2016.
4. Chien G., Gray P. R. A 900-MHz Local Oscillator using a DLL-Based Frequency Multiplier Technique for PCS applications. IEEE Journal of solid-state circuits, vol. 35, no. 12, Dec. 2000.
5. Cheng J. A delay-locked loop for multiple clock phases/delays generation. Georgia Institute of Technology, 2005.
6. Garlepp B. W., Donnely K. S. A portable digital DLL for High-speed CMOS interface circuits. IEEE Journal of solid-state circuits, vol. 34, no. 5, Dec. 1999.
7. Kawamoto T., Ueda K., Noto T. 480 GHz 10-tap clock generator using edge-combiner DLL for USB2.0 applications. Journal of Electrical and computer engineering, 2012.
Issues of radio electronics. 2017; : 83-89
THE CLOCK SYNTHESIZER ON DLL-BASED FRACTIONAL FREQUENCY MULTIPLIER FOR «ELBRUS» SERIES MICROPROCESSOR
Abstract
The fractional DLL-based frequency synthesizer, which presented in this paper, allows to change frequency «on fly» without halted the microprocessor. The synthesizer which was developed in accordance with 28 nm technology for «Elbrus» series microprocessors allows to generate up to four operational clock signals with fractional multiplier factor that in range from 1/2 to 2, using high-frequency reference clock.
References
1. Chandracasan A., Bowhill W. J., Fox F. Design of high-performance microprocessor circuits. NY: The Institute of Electrical and Electronics Engineers, 2001.
2. Barrett C. Fractional/Integer-N PLL basics. Texas Instruments, Aug. 1999.
3. Starilov M. V. Tsifrovoi generator taktovykh chastot s FAPCh dlya primeneniya v sostave Sn K. M.: Tekhnosfera, Mezhdunarodnyi forum «Mikroelektronika‑2016», 2016.
4. Chien G., Gray P. R. A 900-MHz Local Oscillator using a DLL-Based Frequency Multiplier Technique for PCS applications. IEEE Journal of solid-state circuits, vol. 35, no. 12, Dec. 2000.
5. Cheng J. A delay-locked loop for multiple clock phases/delays generation. Georgia Institute of Technology, 2005.
6. Garlepp B. W., Donnely K. S. A portable digital DLL for High-speed CMOS interface circuits. IEEE Journal of solid-state circuits, vol. 34, no. 5, Dec. 1999.
7. Kawamoto T., Ueda K., Noto T. 480 GHz 10-tap clock generator using edge-combiner DLL for USB2.0 applications. Journal of Electrical and computer engineering, 2012.
