РАЗРАБОТКА СИМУЛЯТОРА, ПОДДЕРЖИВАЮЩЕГО ПОТАКТОВЫЙ РЕЖИМ РАБОТЫ, НА ОСНОВЕ ТЕКУЩЕЙ ВЕРСИИ ФУНКЦИОНАЛЬНОГО СИМУЛЯТОРА АРХИТЕКТУРЫ "ЭЛЬБРУС"

Статья в Elpub

Вопросы радиоэлектроники. 2018; : 69-75

РАЗРАБОТКА СИМУЛЯТОРА, ПОДДЕРЖИВАЮЩЕГО ПОТАКТОВЫЙ РЕЖИМ РАБОТЫ, НА ОСНОВЕ ТЕКУЩЕЙ ВЕРСИИ ФУНКЦИОНАЛЬНОГО СИМУЛЯТОРА АРХИТЕКТУРЫ "ЭЛЬБРУС"

Порошин П. А., Мешков А. Н., Черных С. В.

Аннотация

В процессе разработки вычислительных систем и сопутствующего им программного обеспечения возникают потребности в программных моделях процессоров разной степени детализации и быстродействия. Быстроту моделирования обеспечивают функциональные модели, высокую детализацию - потактовые. Одновременная разработка функционального и потактового симуляторов является трудоемкой задачей. В данной работе рассматривается задача снижения сложности разработки и поддержки программных моделей разного уровня точности для микропроцессоров архитектур широкого командного слова. В качестве решения предлагается построение одной программной модели, способной работать в качестве как функционального, так и потактового симулятора. На примере архитектуры «Эльбрус» описывается способ построения такой модели, основанный на постепенном расширении и уточнении функционального симулятора до возможности потактового моделирования и на полуавтоматическом упрощении получившейся потактовой модели до функциональной. Производительность получившейся функциональной модели не уступает оригинальной, замедление потактовой модели относительно функциональной оценивается в пределах 10-15 раз.

Список литературы

1. Архитектура, программное обеспечение и применение компьютеров серии «Эльбрус» / А. К. Ким, В. Ю. Волконский, Ф. А. Груздов и др. // Сборник трудов IV Международной научно-практической конференции «Современные информационные технологии и ИТ-образование», Москва, 2009. С. 53–72.

2. Kassem R., Briday M., Bґechennec J.-L., Savaton G., Trinquet Y. Harmless, a hardware architecture description language dedicated to real-time embedded system simulation. Journal of Systems Architecture. North-Holland, 2012, vol. 58 (8), pp. 318–337.

3. Pees S., Hoffmann A., Zivojnovic V., Meyr H. Lisa – machine description language for cycle-accurate models of programmable dsp architectures. In: DAC’99: Proceedings of the 36th ACM/IEEE conference on Design automation. ACM, New York, NY, USA, 1999, pp. 933–938.

4. Qin W. Modeling and description of embedded processors for the development of software tools. PhD thesis, Princeton University, Princeton, NJ, 2004.

5. Strazdins P., Clarke B., Over A. Efficient Cycle-Accurate Simulation of the UltraSPARC III CPU, in CRPITS’07: Proceedings of the Thirtieth Australasian Conference on Computer Science, Jan. 2007, to appear.

6. Nussbaum F. D., Fedorova A., Small C. An overview of the Sam CMT simulator kit, Technical Report TR-2004–133, Sun Microsystems Research Labs, February 2004.

Issues of radio electronics. 2018; : 69-75

DEVELOPMENT OF SIMULATOR WITH SUPPORT OF CYCLE-ACCURATE SIMULATION MODE ON BASE OF THE EXISTING INSTRUCTION SET SIMULATOR OF THE ELBRUS ARCHITECTURE

Poroshin P. A., Meshkov A. N., Chernyh S. V.

Abstract

During development of computer systems and accompanying software there is a need in software models of processors (simulators) of various simulation detail and speed. High speed simulation is provided by instruction set simulators (ISS) and high detail simulation is provided by cycle-accurate simulators (CAS). Simultaneous development of ISS and CAS is a time-consuming task. In this paper, we address the problem of reducing the complexity of development and support of simulators of various levels of accuracy for VLIW microprocessors. As a solution we propose development of single simulator that can function both as ISS and as CAS. Using the example of Elbrus simulator development, we describe a method for constructing such multipurpose simulator. This method is mostly based on the gradual extension and refinement of the ISS to the capabilities of CAS and on the semi-automatic simplification of the resulting CAS to the ISS. Performance of the resulting ISS is on par with performance of the original ISS, slowdown of the CAS relative to the ISS is estimated at 10x-15x.

References

1. Arkhitektura, programmnoe obespechenie i primenenie komp'yuterov serii «El'brus» / A. K. Kim, V. Yu. Volkonskii, F. A. Gruzdov i dr. // Sbornik trudov IV Mezhdunarodnoi nauchno-prakticheskoi konferentsii «Sovremennye informatsionnye tekhnologii i IT-obrazovanie», Moskva, 2009. S. 53–72.

4. Qin W. Modeling and description of embedded processors for the development of software tools. PhD thesis, Princeton University, Princeton, NJ, 2004.

6. Nussbaum F. D., Fedorova A., Small C. An overview of the Sam CMT simulator kit, Technical Report TR-2004–133, Sun Microsystems Research Labs, February 2004.